131 1300 0010
二極管是一種常用的電子元器件，它在ESD（靜電放電）防護中扮演了重要的角色。二極管的主要作用是允許電流只在一個方向流動，而阻止電流在另一個方向流動。
在ESD防護中，二極管通常被用作"鉗位"設備，用于限制電壓的上升，防止電壓超過設備能夠承受的最大值。在ESD事件中，電壓可能會瞬間升高到很高的水平，如果沒有適當的保護，這可能會導致設備損壞。
二極管的工作原理是，當電壓低于二極管的導通電壓時，二極管處于關閉狀態，不會有電流流過。然而，一旦電壓超過二極管的導通電壓，二極管就會導通，允許電流流過。這樣，二極管就可以將電壓"鉗位"在一個相對安全的水平，防止電壓過高。
在ESD防護中，通常使用特殊的二極管，稱為ESD保護二極管或TVS（瞬態電壓抑制）二極管。這些二極管被設計為在極短的時間內響應，能夠處理高電流，并且具有低電容，這使得它們特別適合用于ESD防護。
總的來說，二極管在ESD防護中的主要作用是限制電壓的上升，防止電壓超過設備能夠承受的最大值。
二極管在早期IC電路的ESD防護中一直扮演著重要角色。即便現在二極管依然在ESD防護中發揮著重要的作用。這期就講一下二極管在ESD防護中的作用。在ESD防護中所應用的二極管分為兩種：一種為二極管器件，一種為寄生二極管。這一期先講一下二極管器件。
早期工藝都是使用單個反偏二極管作為ESD防護器件。但是這種設計方法只適用于大線寬工藝。隨著工藝的進步，現階段的ESD防護策略已經不建議二極管反偏擊穿泄放ESD電流，因為現在的工藝下需要更大面積才能避免二極管發生熱擊穿。（隨著線寬的減小熱擊穿與雪崩擊穿的界限也愈加模糊）?一.端口的ESD防護?現階段二極管通常與GCNMOS一起構成ESD防護網絡，二極管應用于端口，GCNMOS作為Power Clamp，具體電路如下圖所示。
圖一.二極管+GCNMOS ESD網絡工作原理圖。 整個ESD網絡的工作原理如圖所示，整個網絡中，二極管都工作在正向導通的情況下。通過二極管將IO端口的ESD泄放到VDD-Rail上，亦或是將GND-Rail上的ESD電路泄放到IO。當ESD電流進入VDD-Rail，RC觸發單元開啟NMOS溝道，形成泄放通路。（Power Clamp 只能被VDD-Rail上的ESD觸發開啟，具體細節可看前幾期淺談GCNMOS ）如下圖所示，筆者還見過另外一種ESD網絡。
圖二.二極管+GGNMOS ESD網絡工作原理圖。 圖一的ESD網絡屬于頻率觸發機制，而該ESD網絡屬于電壓觸發機制。端口到GND的泄放路徑的Trigger Voltage為正偏二極管+ GGNMOS，這種設計會提升ESD網絡的Trigger Voltage。一般用于多電壓域共地電路，如果多電壓域采用GCNMOS作為Power Clamp，那么每個電壓域都需要一個RC觸發電路，面積不劃算。?二.Gate Clamp?還可以用二極管實現Gate Clamp 技術。該技術簡而言之就是使用二極管將MOS管的源/漏與柵端進行連接，利用二極管的鉗位特性保護易出現失效的MOS管。
圖三.Gate Clamp應用實例。 通過控制二極管串的數量，調整Gate Clamp的Design Window使其在正常工作時關閉，發生ESD時開啟。要求其開啟電壓要大于Absolute?Max的1.1倍，小于柵漏的BreakDown Voltage 。從而實現對Main driver中NMOS的保護。
圖四.LDO中Gate Clamp的應用。 另外筆者也對電源管理芯片中LDO的功率管設計過Gate Clamp技術，因為使用場景中VDD上會存在浪涌，為了保護LDO的功率管，在PMOS的源端與柵端連接了二極管串。通過控制二極管的數量，確保正常工作時VDD與誤差放大器的壓差無法開啟Gate Clamp。當VDD發生浪涌時，通過Gate Clamp鉗住功率管的VGS，起到保護的作用。（這個方案后續作廢了，這里只是為從ESD保護的角度為讀者提供思路，便于理解。）?三.二極管串?二極管串也可以作為Power Clamp，如圖所示。
圖五.二極管串及刨面圖。
使用二極管串作為Power Clamp的工作原理與Gate Clamp類似，通過調整二極管的數量，控制二極管串的開啟電壓位于Design Window內。但是這種設計目前有兩個弊端：
1.二極管是典型的Non-Snap-Back器件，其開啟后IV特性還會表現出一定斜率，所以其防護性能不如GGNMOS等Snap-Back型器件。
2.二極管串與襯底間存在寄生三極管，會構成達林頓組態，從而導致開啟電壓的進一步降低。為了保持足夠高的開啟電壓，需要串聯更多的二極管，但是更多的二極管又會增強達林頓組態。所以二極管串作為Power Clamp的設計并不多見。
四.Locos-Bound 二極管與Polysilicon-Bound二極管?常見的二極管都是STI或者LOCOS作為隔離結構，但是現階段為了提高ESD能力，出現了以Poly作為隔離結構的Polysilicon-Bound，具體如圖所示。
圖六.Locos-Bound?diode與Polysilicon-Bound diode。 Locos-Bound diode陰極與陽極有源區間采用LOCOS作為隔離結構，而Polysilicon-Bound diode陰極與陽極間采用多晶硅作為隔離結構。后者具有更加優秀的電流承載能力與更小的開啟電阻，Polysilicon-Bound diode的二次擊穿電流It2與開啟電阻Ron都優于傳統Locos-Bound diode。
圖六.Locos-Bound diode與Polysilicon-Bound diode IV曲線對比。
圖七.Locos-Bound diode與Polysilicon-Bound diode 開啟電阻對比。
圖八.Locos-Bound diode與Polysilicon-Bound diode電場分布圖。 無論Locoss-Bound diode還是STI-Bound diode都會因為氧化物隔離而在有源區邊緣引入應力，從而造成晶格適配形成勢壘，使得電場在有源區與隔離的接觸面更為集中。另一方面氧化物隔離的存在會使得電場線分布更加密集。反之，Polysilicon-Bound diode 整個N-Well較為均勻，晶格缺陷與位錯較少。電場分布均勻，且電場線在有源區邊緣也較為均勻。這使得Polysilicon-Bound diode具有均勻的電場分布和更加優秀的載流子遷移率。更為直觀解釋便是Polysilicon-Bound diode的載流子遷移路徑更短（不需要繞過氧化物隔離），阱電阻更低，所以過電流能力強，開啟電阻低。但是相對的，Polysilicon-Bound diode的擊穿電壓會略低于Locos-Bound diode（從數據上看差距并不明顯）。
同時得益于器件內異質結電容的減少（異質結容值較小，只對ps級別的CDM放電產生影響），Polysilicon-Bound diode表現出更優異的CDM防護性能。如圖所示，Polysilicon-Bound diode在VFTLP下的過沖電壓遠低于Locos-Bound diode，同時其對高頻CDM具有良好的開啟時間。
圖九.Locos-Bound diode與Polysilicon-Bound diode在VFTLP下的過沖電壓。
圖十.Polysilicon-Bound diode在VFTLP不同上升脈沖下的過沖電壓與開啟時間。?針對CDM放電，開啟時間的重要性遠大于泄電流能力。所以Polysilicon-Bound diode針對CDM放電具有更加優異的表現。目前筆者所接觸的國產工藝中還沒有見過Fab提供Polysilicon-Bound diode的標準單元，可能SMIC的先進工藝會提供該二極管的pdk。相較于SCR筆者認為這種二極管推廣難度更低，也確實能在一定程度上提高ESD性能。
